IC SUBSTRATE FOR ACTIVE MATRIX DISPLAY BODY

Publication number: JP60002989
Publication date: 1985-01-09

Inventor:

MURATA MASAMI; WADA KENJI

Applicant:

SUWA SEIKOSHA KK

Classification:

- international:

G02F1/1333; G01R31/00; G02F1/133; G09F9/35;

G09G3/36; G01R31/00; G02F1/13; G09F9/35;

G09G3/36; (IPC1-7): G09G3/36; G02F1/133; G09F9/35

- European:

Application number: JP19830110514 19830620 **Priority number(s):** JP19830110514 19830620

Report a data error here

Abstract not available for JP60002989

Data supplied from the esp@cenet database - Worldwide

Family list

2 family member for: JP60002989

Derived from 1 application

Back to JP6000298!

1 IC SUBSTRATE FOR ACTIVE MATRIX DISPLAY BODY

Inventor: MURATA MASAMI; WADA KENJI

Applicant: SUWA SEIKOSHA KK

EC:

IPC: *G02F1/1333; G01R31/00; G02F1/133* (+9)

Publication info: JP1833132C C - 1994-03-29

JP60002989 A - 1985-01-09

Data supplied from the **esp@cenet** database - Worldwide

19 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭60—2989

⑤Int. Cl.⁴ G 09 G 3/36	識別記号	庁内整理番号	②公開 昭	3和60年(1985)1月9日
G 09 G 3/30		7436—5 C		
G 02 F 1/13	3 118	7348—2H	発明の数	t 1
	1 2 9	7348—2H	審査請求	未請求
G 09 F 9/35		6615—5 C		
				(全 6 頁)

砂アクテイブマトリックス表示体用 I C基板

②特 願 昭58-110514

②出 願 昭58(1983)6月20日

72分 明 者 村田雅已

諏訪市大和3丁目3番5号株式

会社諏訪精工舍内

⑫発 明 者 和田健嗣

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

切出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

個代 理 人 弁理士 最上務

明 組 也

発明の名称

アクティブマトリックス表示体用IO基板

特許削求の範囲

1)複数本のデータ線と複数本のゲート線をマトリックス状に形成し、各交点に阿紫 ドランジタ線は低を改成に阿紫 部と前記で、タス 財 電極を散するためのエ・Y 開 辺 慰 動回 示っためのエ・Y 周辺 慰 から 神 成される アクティブマトリックス 表の のの で が と も 一 方 は 、 1 系統 しか 設けず、 か 数 本 は み な く と も 一 方 は 、 1 系統 し か 設けず を 配 懺 し た ト ランジスタ 群 を 配 懺 し た ト ランジスタ 群 を 配 懺 し た 体 銀 と で 特 数 と す る アクティブマトリックス 表示 休 用 ロ 基板。

発明の詳細な説明

本発明は周辺駆動回路を内蔵したアクティブマ

トリックス設示体用IO基板に関する。

従来アクティブマトリックス用IC無板は、表 示部分のみで構成され、マトリックスの駆動部分 はIC基板とポンディング等により接続された外 部のCMOB―IOチップにより構成されていた 。第1図はアクティブマトリックスの表示部分を 示し表示部分1は(n×m)コのセル2が配列さ れている。各セルにはゲート線は1とデータ線 D j が配線されており、この2つの信号線の交点 となるセルを選択してデータ線DJからデータを 各セルに咎き込む。各セルはトランジスタT11 とデータ保持用の容量でijから構成されて、駆 動点Vi」から液晶等の表示体を駆動する。例え はここにテレビの画面表示を行うとすると、テレ ヒ用の映像信号が各タイミングに応じてデータ線 から、その時の走査線位置にあたるゲート線を選 択することにより各セルに順次データを置いてゆ く。このためには走査位置に合致したゲート線を 避択する信号を各ゲート線は1~ほれに与え、又 その走査位置におけるデータを、横方向へ走査し て書き込むためにデータ線に送り込むための周辺 回路が必要となる。

ところが、この周辺回路と、このアクティブマリックス基板の接続は、ルナ m 箇所必要を変わり、実際は400~800本となりかなり大変でありコスト的にも高くつく。又周辺駆動回路ももの用いられるが、このために必要なチップ被がでかけられるが、このために必要なチップが大ででチップ自体のコストもかなり過ぎる。従っているの周辺回路をIの基板に内蔵することが最もよいが下に挙げるような問題点がある。

(1) 外付の場合は C M O B 技術が使えるが、一般にマトリックス I O 基板は N 一 M O B、又は P 一 M O B であり、皆遊に駆助回路を構成すると消費電力が大きすぎて使いものにならない。又 I C 基板を O M O B にすると、製造プロセスが複雑になりすぎる。

(2) 駆動回路外付の場合には、分割されているので参留は問題ないが、内蔵すると歩留が100

8近くないと、慰動回路の一部の不良により、 I ○ 基板全体が不良となる。

このような問題点を解決するために N チャンネル M O B プロセスを用いたダイナミック型のシフトレジスタが採用されている。 第 2 図及び第 3 図はゲートライン服動用のシフトレジスタ回路の回路図及びタイミング図である。

シフトレジスタセル5は4つのトランジスタ7~10と1つのブートストラップ容量6より構成される。クロックはゆ1とゆ2の2相でありスタートパルスBP入力により"1"覧位が順次クロックに同期して転送してゆく。各シフトレジスタの出力 D1~Dnがゲート線に入力されて、この結果、第3図に示す如く、順次各ゲート線を選択していく。

新 4 図は本発明によるデータ線側の駆動回路の一例である。シフトレジスタセル 1 4 はブートストラップ容量 1 6 と動作に必要なトランジスタ 1 7 、1 8 により構成され、初段へは入力ゲート 1 5 を介してスタートパルス8pを印加する。又

各シフトレジスタ出力Bi~Bmはサンブルホー ルドトランジスタH」~Hmに入力され、走査信 号に同期してビデオ入力V.B.(映像信号又は データ書き込み催号)をデータ線に寄生する容量 OD, ~OBm にサンプルホールドさせる。データ 線伽彫動回路は一走査線内で全ての処理を行うた め高速であり、リーク電流の考慮は余りしなくて よいが逆に高速動作を確保することと、高速のた めに増大する消毀電力を押えることを考慮する必 要がある。このために、シフトレジスタのクロッ クは2相でなく4相以上を用いるのがよい。同一 の転送率で同一のピット数を確保するためにはク ロックが2相から4相になればクロックライン φ, ~ φ d で消毀する電力は半分になる。又 8 相 になればその半分となる。このシフトレジスタは m ピット中 1 ピットしか * 1 * になっていないの でクロック以外での電力消費は少ない。従って本 方式の採用により、周辺駆動回路はモノチャネル 構成にもかかわらず 0 M 0 8 並の低電力とするこ とが可能である。シフトレジスタの出力81~8m はサンプルホールドトランジスタH,~Hm伬入 力されるのみでここに寄生する容量はそう大きく ない。従ってB」~Bmに直接小面機で構成され るプートストラップ容量16を設線することが可 能となる。サンプル・ホールドトランジスタH; ~ Hm19はかなりの高速スイッチングが要求さ れるが、そのゲート入力にはプートストラップ動 作により、第5凶に示す如くクロック信号の2倍 近い振幅で印加されるので、非常に高速でスイッ チングできるという利点がある。以上のX,Yシ フトレジスタを実際に配置する場合であるが、従 米は各データ線及びゲート線の断線による欠陥を 敷済するために×、¥シフトレジスタを上下,左 右に2系統づつ設けた。第6図はこの従来例を示 す図であり実際にアクティブ・マトリックス基板 **化配從した場合を示している。データ隣Xシフト** レジスタ35,36と及び版終段の帰還倡号を形 成するダミーセル37。38とサンプルホールド 用トランジスタH』~Hmがあり上下対照に配列 される。又ゲート側ェシフトレジスタ31,3°2

特開昭60-2989(3)

とダミー33,34は左右対照に配列される。

以上の理由により、×駆動回路については、上下 とちらか 1 系統とした方が良くなる。 Y 駆動回路 については、クロック φ i , φ z の間波数は、水 平同期周波数の半分の約 7 8 K H z と X に比較し て、約 1/100 と小さく、消費電力も少ないため、 2 系統のシフトレジスタを設けても良い。

ところが、 x 駆動回路を 1 系統のみにするか、 x 駆動回路を 1 系統のみにでするある。 の アデータ線に 断線があるか どうかの 検査が でで で で で か り、 最近 質型上重要な 問題とな な で の で た と で 、 データ線の x 駆動回路と な 関係 と で に 、 データ線の b と が あるが、 100~~ 200 年 の の が な を で め に な る の で な と に な る 。 本 発 明 は か か る 間 圏点を 鑑み ひ に す る に な る の で あ り、 データ線の 検査を 容易に する ことを 目的とする。

以上の欠点を解決するために、データ線のX駅 動回路と反対側に検査用のトランジスタを複数ケ 設けるものである。第7図は本発明の具体例の1 つであり、下側のX駅動回路の代わりに、データ 線D1~Dmとドレインを結ばれたテスト用トラ ンジスタX1~Km39が設けられている。テス ト用トランジスタX1~Kmは奇数番号と偶数 号の群に分けられ、各群のトランジスタは、ソー

ス及びゲートを共通になっている。各群のソース 及びゲートは各々日〇: ,日〇z , G: , O: と 呼ばれる端子からチップの外へ取り出される。ま た、ゲート端子は、,は、は通常は、テスト用ト ランジスタK」~Kmのドレイン一ソース間をハ イインピーダンスとするためにプルダウン抵抗 R: R2 4 D により基板単位になっている。テ スト用トランジスタエ1~ mmは奇数番号と偶数 番号の群に分けてあるのは、第5図のタイミング 図からわかるように、サンブルホールドトランジ スタHi~Hmは鱗接する2つが同時に選択され る。このため、もし、テスト用トランジスタK; ~ E mが一系統のみの場合はソース級に断般があ っても、隣接するソース線が正常な場合は断線が 発見できなくなる。このことを防止するために、 **隣接するソース線に継がるテスト用トランジスタ** を奇数と偶数の群に分けているのである。即ち、 テスト用トランジスタのゲートQ」とQ」を独立 **に制御して、ソース端子80. ,80. から信号** を検出することにより、各ソース線Dı~Dmの

以上のように、本発明によればアクティブマトリックス表示休用Iの基板の検査が容易になり、 品質の向上が図かれ、その効果は非常に大きい。 なお、本願の実施例は単結晶シリコンを用いたア クティブマトリックス表示体としたが、ガラズ基

特開昭60-2989 (4)

板上に薄膜トランジスタを形成したTFTについ ても適用できるものである。

図面の簡単な説明

第 1 図……アクティブマトリックスの表示部の

等価回路図

1 … … 表示部

2 ··· ·· t N

第 2 図……ゲート線駆動用のYシフトレジスタ

の等価回路図

5 ……シフトレジスタセル

6 … … プートストラップ容量

7~10……トランジスタ

第 5 図…… ゲート 線 駆 動 用 の Y シフト レ ジス タ

のタイミング図

第 4 図……ソース線駆動用の X シフトレジスタ

の等価回路図

1 4 … … シフトレジスタセル

1.5 … … 入力ゲート

16……プートストラップ容量

1 7 ~ 1 8 ··· ·· トランジスタ 1 9 ··· ·· サンブルホールドトランジ

スタ

第 5 図……ソース線駆動用の X シフトレジスタ

のタイミング図

第 6 図……従来例のアクティブマトリックス表

示体用IC基板

35,36……データ側×シフトレ

ジスタ

37,38……ダミーセル

3 1 , 3 2 … … ゲート 個 Y シフトレ

ジスタ

33,34 ダミーセル


第7図……本発明の実施例のアクティブマトリ

ックス用IC基板の図


39……テスト用トランジスタ


40……ブルダウン抵抗

第8四……本発明に於けるタイミンク図




第 1 図







第 4 図




第 5 図





第7図



-726--

Japanese Patent Application laid-Open S60-002989

Title: IC Substrate for Active matrix Display

Claim:

circuit.

An IC for active matrix display comprising:
 a pixel unit comprising a pixel unit a plurality of
data lines and gate lines arranged in a matrix, and pixel
transistors and liquid crystal driving electrodes arranged
at interfaces thereof, and X and Y peripheral circuit units
for driving the data or gate lines, wherein at least one of
the X and Y peripheral circuit units forms only one series,
and a transistor group of which gates derive input from a
plurality of common lines is arranged at a side opposite to
a side along which the only one series of the peripheral